Phần lớn những chipset của Intel (và gần như tất cả chipset không phải của Intel) trong những năm qua đều được biến thành kiến trúc đa tầng kết hợp chặt chẽ và được biết đến như những thành phần North và South Bridge.
Giải nghĩa North/South Bridge
North Bridge – Được đặt tên như vậy bởi vì nó là sự kết nối giữa bus bộ xử lý tốc độ cao và các bus AGP, bus PCI chậm hơn. North Bridge là nơi mà chipset được đặt tên sau đó.
Cho thí dụ như chúng ta gọi chipset 440BX được xuất phát từ thực tế số part của chip North Bridge là 82443BX.
South Bridge – Được đặt tên như vậy bởi vì nó là cây cầu nối giữa bus PCI (66/33MHz) và bus ISA chậm hơn (8MHz).
Chip Super I/O – Nó là phần chip tách rời được gắn với bus ISA nhưng không thực sự xem như một phần của chipset và thường đến từ bên thứ ba như National Semiconductor hoặc Standard MicroSvstems Corp (SMSC). Chip Super I/O chứa những mục ngoại vi được sử dụng chung tất cả được kết hợp vào trong một chip đơn. Nhận xét rằng những Chip South Bridge gần đây bao gồm những chức năng Super I/O (như những chip được biết như chip Super-South Bridge), nên phần lớn các bo mạch chủ gần đây không còn bao gồm chip Super I/O riêng biệt nữa.
North Bridge đôi khi được xem như PAC (PCI/AGP Controller). Nó thực chất là thành phần chính của bo mạch chủ và là mạch vòng bo mạch chủ duy nhất ngoài bộ xử lý thường chạy ở tốc độ của bo mạch chủ (bus bộ xử lý). Phần lớn những chipset hiện đại dùng một chip đơn North Bridge; tuy nhiên một số bo mạch chủ cũ hơn thực sự bao gồm ba chip đơn để tạo hoàn tất mạch vòng North Bridge.
South Bridge là thành phần tốc độ chậm hơn trong chipset và luôn luôn là chip riêng lẻ. South Bridge là thành phần có thể thay đổi mà trong những chipset khác nhau (những chip North Bridge) thường được thiết kế để sử dụng cùng thành phần South Bridge. Thiết kế theo đơn vị của chipset cho phép chi phí thấp hơn và tính linh động lớn hơn cho những nhà sản xuất bo mạch chủ. Tương tự, nhiều nhà cung cấp sản xuất vài phiên bản Chip South Bridge chân chốt tương thích với những tính năng khác nhau cho sự thiết kế và sản xuất chi phí thấp hơn và linh động hơn. South Bridge kết nối bus PCI 33MHz và chứa giao diện hay cầu tới bus ISA 8MHz (nếu có). Nó cũng chứa đặc trưng hai giao diện điều khiển đĩa cứng ATA/IDE, một hay nhiều giao diện USB, trong những thiết kế sau này có chức năng CMOS RAM và đồng hồ tính thời gian thực. Trong những thiết kế cũ hơn, South Bridge chứa tất cả những thành phần tạo nên bus ISA, bao gồm những bộ điều khiển ngắt và DMA. Thành phần bo mạch chủ thứ ba, chip Super I/O, được nối với bus ISA 8MHz hay bus đếm chân thấp (LPC: low pin count) và chứa tất cả phần ngoại vi tiêu chuẩn được xây dựng trên bo mạch chủ. Cho thí dụ, phần lớn chip Super I/O chứa những cổng serial, cổng Parallel, bộ điều khiển ổ mềm, giao diện bàn phím/chuột. Một cách tùy ý chúng có thể chứa CMOS RAM/Đồng hồ, những bộ điều khiển IDE, giao diện cổng trò chơi. Những hệ thống tích hợp cổng IEEE 1394 và SCSI dùng những chip rời cho những loại cổng này.
Phần lớn những bo mạch chủ hiện nay dùng thiết kế chipset North/South Bridge phối hợp Super-South Bridge, kết hợp những chức năng của South Bridge và Super I/O vào một chip đơn.
Kiến trúc trung tâm
Bắt đầu năm 1999, các chipset Intel bắt đầu dùng kiến trúc trung tâm (hub architecture) trong đó chip North Bridge trước được gọi là Trung tâm điều khiển bộ nhớ MCH (MCH: Memory Controller Hub) hay trung tâm 10H (IOH: I/O Hub). Những hệ thống bao gồm đồ họa được tích hợp dùng Trung tâm điều khiển bộ nhớ đồ họa (GMCH: Graphics Memory Controller Hub) trong vị trí của MCH tiêu chuẩn. Hơn là kết nối chúng thông qua bus PCI như trong thiết kế North/South Bridge tiêu chuẩn, chúng được kết nối nhờ vào một giao diện trung tâm đặc dụng nhanh gấp hai lần PCI. Thiết kế trung tâm này đem đến cho sản phẩm máy tính và laptop cho vài lợi thế vượt qua thiết kế North/South Bridge quy ước:
Nhanh hơn – Giao diện kiến trúc trung tâm tăng tốc AHA (AHA: Accelerated Hub Architecture) được sử dụng bởi dãy 8xx gấp hai lần băng thông của PCI. Những chipset dãy 9xx và mới hơn dùng phiên bản nhanh hơn được gọi là DMI (Direct Media Interface), nhanh hơn 7.5 đến 12 lần so với PCI.
Tải PCI được giảm xuống – Giao diện trung tâm là độc lập với PCI và không chia sẻ hay lấy bớt băng thông bus PCI cho lưu lượng chipset hoặc Super I/O. Điều này chứng tỏ sự hoạt động của tất cả những thiết bị được kết nối bus PCI khác bởi vì bus PCI không liên quan trong những giao tác này.
Hệ thống đường dẫn trong bo mạch chủ được giảm xuống – Giao diện AHA chi có 8 bit dung lượng và đòi hỏi chỉ 15 tín hiệu để được lưu thông trên bo mạch chủ trong khi DMI chỉ dung lượng 4 bit và yêu cầu 8 cặp tín hiệu khác nhau. Bằng cách so sánh, PCI đòi hỏi không ít hơn 64 tín hiệu được lưu thông trên bo mạch chủ, gây ra sự phát sinh nhiễu điện từ (EMI: electromagnetic interference), tính nhạy cảm lớn hơn để báo hiệu sự suy biến và tiếng ồn, làm tăng giá sản xuất bo mạch chủ.
Thiết kế giao diện trung tâm cho phép băng thông lớn hơn nhiều đối với những thiết bị PCI bởi vì không có Chip South Bridge (cùng mang lưu lượng của chip Super I/O) lấn phần bus PCI. Nhờ đi vòng qua PCI, kiến trúc trung tâm cùng cho phép băng thông lớn hơn cho những thiết bị được gắn trực tiếp vào Trung tâm điều khiển I/O (South Bridge trước đây), như là ATA-100/133 tốc độ cao hơn, Serial ATA 3Gbps, những giao diện USB.
Có hai dạng chính trên kiến trúc trung tâm:
AHA (Accelerated Hub Architecture) – Được sử dụng bởi dãy chipset 8xx series. AHA là một giao diện 4X (quad-clocked) 66MHz 8-bit (4 x66MHzxl byte = 266MBps), gấp hai lần băng thông của PCI (33MHz x32 bits = 133MBps).
DMI (Direct Media Interface) – Được sử dụng bởi dãy chipset 9xx và sau này. DMI cơ bản là một kết nối PCI Express bốn đường (dung lượng 4 bít) chuyên biệt cho phép đồng thời 1GBps (250GHz x 4 bits) ở mỗi hướng, nhanh hơn 7.5 đến 14 lần so với PCI.
Các thiết kế giao diện trung tâm cũng rất tiết kiệm, chỉ khoảng 4 hay 8 bit chiều rộng. Mặc dầu điều này dường như quá hẹp để hữu dụng, có một lý do cho thiết kế này. Bộ đếm chân thấp hơn được dùng bởi các kết nối trung tâm AHA hay DMI nghĩa là ít đường dẫn mạch tồn tại trên bo mạch chủ, ít tiếng ồn tín hiệu và sự cố đáng lo, những con chip tự thân chỉ có vài chân làm chúng nhỏ hơn và tiết kiệm hơn khi sản xuất. Nên, bởi thiết kế rất hẹp nhưng rất nhanh, giao diện trung tâm đạt được tốc độ cao nhưng ít tốn kém và khá toàn vẹn tín hiệu so với thiết kế chip North/South Bridge trước đó.
ICH cũng bao gồm một bus đếm chân thấp (LPC: Low Pin Count) mới, bao gồm về cơ bản phiên bản dung lượng 4 bit bị tháo khuôn của PCI được thiết kế đầu tiên để hỗ trợ ROM BIOS bo mạch chủ và những chip Super I/O. Bằng cách dùng 4 tín hiệu giống nhau cho dữ liệu, định vị, những chức năng lệnh chỉ 9 tín hiệu khác cần thiết để thực thi bus, cho tổng cộng chỉ 13 tín hiệu. Điều này ngay lập tức giảm số vết liên hệ chip ROM BIOS và các chip Super I/O trong hệ thống như được so sánh với những tín hiệu bus ISA 98 cần thiết cho những chipset North/South Bridge cũ hơn dùng ISA như giao diện của những thiết bị đó. Bus LPC có băng thông tối đa 16.67MBps, nhanh hơn nhiều ISA và đủ để hỗ trợ những thiết bị như những chip ROM BIOS và Super I/O. Để tìm hiểu thêm về các chủ đề tương tự, bạn có thể truy cập tại đây.
